基于软硬协同仿真的USB2.0主控器IP系统功能验证
随着集成电路设计与制造技术的发展,集成电路的复杂度和规模越来越大。设计越复杂,要验证的功能特性就越多,设计内部组件之间的交互联系也越多,验证的难度也随之加大。在片上系统(SOC)的开发过程中,验证是最耗时同时也是最关键的工作,选择合适的方式快速可靠的验证SOC中集成的IP在整个系统中功能,对SOC的开发具有重要意义。 通用串行总线(USB)由于其优异的性能,在计算机、通信及家电等领域得到了广泛的应用,现已成主流的总线标准。如今,国内的数字电视中USB是常见接口,因此很多数字视频处理芯片都集成了USB主控器或者USB OTG IP核。 本文采用软硬协同仿真的方法验证了数字电视SOC中的USB2.0主控器IP的系统功能,完成了USB2.0主控器在数字电视SOC中的集成。本数字电视SOC中以AHB总线作为整个系统的骨架,CPU模型只是AHB总线系统中的一个主机。基于此,验证平台的CPU模型采用SystemC事物级建模(TLM)的技术构造了一个基于AHB协议的总线功能模型(BFM),实现了对CPU对SOC中其他模块所呈现的AHB Master接口的时序封装。此CP[J模型不需要考虑执行的是哪种指令集,直接将对上层对C语言的执行转换成AHB总线时序来控制待测主控器工作。实验证明,集成此CPU模型的仿真平台运行速度比带RTL级CPU模型的仿真平台快75倍左右,比带ISS(指令集仿真器)的仿真平台快4倍左右。USB2.0主控器的USB总线端外接第三方的外设验证IP,方便检测待测主控器对协议的执行情况。VIP的使用方便了验证平台搭建,加快了验证的进程,提高了验证结果的可信度。由于系统中CP[J模型的使用,在编写测试用例时使用C语言和Verilog语言两种语言,C语言部分主要完成对待测主控器IP的驱动。 本文重点介绍验证USB2.0主控器IP系统功能过程中设计的软硬协同仿真平台。同时分析了待测主控器IP相关的协议和本主控器所支持的功能,在此基础上编写了针对不同功能点的测试用例,完成了对待测主控器功能的验证。文章最后对仿真结果做了详细分析。
软硬协同验证;微处理器模型;片上系统;集成电路设计;通用串行总线
中国海洋大学
硕士
通信与信息系统
刘卫东
2012
中文
TN407;TP368.1
71
2012-12-27（万方平台首次上网日期，不代表论文的发表时间）